【半导体】台积电的最强武器(1/14)

EDA 供应商 Synopsys、Cadence、Siemens EDA 和 ANSYS 已经更新了他们的工具以支持 FinFlex，并且在单个 SoC 中，您甚至可以混合使用fin block选项。沿着时序关键路径，您可以使用高fin单元，而非关键路径单元可以是低fin。作为进程缩放优势的示例，Lu 展示了一个 ARM Cortex-A72 CPU，在 N7 中实现，具有 2 个fin，N5 具有 2 个fin，最后是 N3E 具有 2-1 个fin： [查看原文]

标签： 积家

全部图片

查看原图