台积电技术论坛揭露九大趋势：3nm、晶体管新材料、EUV ...(1/25)

再者，CIS 技术包含三部分：Sensor、Stacking、ISP。在 Sensor 方面，台积电运用逻辑能力缩小 pixel size，现在已经用到 28nm的 process module。另外，在 wafer stack 也做到 pixel- level interconnection。在 ISP 方面，目前提供客制化的制程，最新已经用到 12nm。 [查看原文]

标签： 积家

全部图片

查看原图