西门子与台积电深化协作，持续认证设计工具

西门子数字化工业软件近日在台积电2021开放创新平台 (Online Open Innovation Platform，OIP) 生态系通通论坛中宣布系列与台积电协作带来一系列的新产品认证，在云计算支持IC设计、台积电的全系列3D晶体硅堆栈及先进封装技术3DFabric方面，曾经完成关键的里程碑。

西门子有多项EDA产品最近经过了台积电的N3与N4制程认证，包含Calibre nmPlatform——西门子抢先的IC Sign-off实体考证处置计划；以及Analog FastSPICE平台——可针对纳米级模仿、无线射频 (RF)、混合式信号、内存与定制化数字电路，提供最先进的电路考证功用。此外，西门子也与台积电密切协作，推进西门子Aprisa规划与绕线处置计划取得先进制程认证。

西门子数字化工业软件IC EDA执行副总裁Joe Sawicki表示：“台积电持续开发创新的硅制程，支持双方共同客户发明全球最先进的IC产品。西门子很荣幸能与台积电长期协作，持续提供推进改动的技术，支持我们共同客户更快将创新IC推进市场。”

西门子对台积电最新制程的支持承诺更延伸至台积电3DFabric技术。目前，西门子已胜利满足台积电3DFabric设计流程的设计请求。在审定流程中，西门子改进了其Xpedition Package Designer (xPD) 工具，以支持运用自动化避免与矫正功用处置集成式扇出型芯片级封装 (InFO) 设计规则。

此外，Calibre 3DSTACK、DRC和LVS也取得了台积电最新的3Dfabric科技（包含InFO、CoWoS和TSMC-SoIC） 的支持与认证。对客户而言，这些支持3DFabric的处置计划可助其缩短设计与Signoff周期，并减少手动介入相关的错误。

同时，西门子也与台积电协作，针对台积电的3D晶体硅堆栈架构开发“可测试性设计”(DFT) 流程。西门子的Tessent软件可提供采用阶级架构式DFT、SSN (Streaming Scan Network)、改善的TAP（测试访问端口）与IEEE 1687 IJTAG（内部分离测试工作群组）网络技术的先进DFT处置计划，这些技术都契合IEEE 1838规范。Tessent处置计划具备扩展性、灵活性与易用性，可辅佐客户优化IC测试技术相关的资源。

台积电设计基础架构管理部副总裁Suk Lee表示：“西门子在支持我们最先进的技术方面，提供了众多功用与处置计划，这些行动不时提升西门子关于台积电OIP生态系通通的价值。我们期盼与西门子增强协作，经过分离其先进的电子设计自动化技术与台积电最新制程与3DFabric技术，辅佐双方共同客户加速晶体硅产品的创新。”

西门子与台积电近期也携手辅佐一家IC设计公司运用Calibre工具在抢先的云计算环境中大幅提升性能及扩展才干。Calibre针对云计算环境将最新设置、deck与引擎等多项技术中止优化，辅佐共同客户缩短芯片制造时间并加快上市速度。