台积电作为目前全球最大的晶圆厂，具有庞大的客户基数，为了打造出了一个属于自己的设计生态系统，台积电也成立了一个“开放创新平台”，将宽广EDA/IP、设计中心、云效劳厂商归入其中。而作为EDA厂商来说，除了要和IC设计公司打好关系以外，同样要与晶圆厂树立深化协作，这样才干拿到最新的工艺库、PDK。 截至2022年7月1日，台积电“开放创新平台”中的电子设计自动化（EDA）联盟曾经有了16家EDA公司的参与，包含Ansys、Cadence、新思、西门子EDA和华大九天等厂商。但是，关于最新的工艺和堆叠封装技术来说，台积电关于EDA工具的认证却仅限于四大头部EDA厂商，今年10月底，这些厂商也纷繁发布了自己取得认证的音讯。 EDA大厂陆续取得认证 今年10月25日，Cadence宣布自己的数字和定制/模仿设计流程取得了台积电N4P和N3E工艺的认证，支持最新的设计规则手册和在N3工艺用到的FINFLEX技术。Cadence设计流程也为N4P和N3E的PDK进行了增强，为工程师提供更简单的模仿设计迁移、优化的PPA和更快的上市时间。以数字设计全流程为例，Cadence为台积电的N4P和N3E工艺提供了从综合到签核ECO的原生混合高度单元行优化，完成了更好的PPA。
N3E工艺节点EDA工具认证状况 / 台积电 新思的数字和定制设计流程同样取得了台积电N4P和N3E的EDA工具认证，并宣称其接口IP产品曾经在N3E工艺节点上完成了多次胜利流片。而且新思的AI设计工具，DSO.ai和Fusion Compiler，同样打造出了多个经考证的N3E测试案例，完成了更好的PPA和更快的设计周期。显而易见，作为一家逐步将IP业务壮大起来的EDA公司，新思很好地将这两大业务打入了台积电的设计生态中。 西门子EDA的物理考证平台Calibre、模仿/混合信号电路考证平台Analog FastSPICE也都取得了台积电N4P和N3E工艺的认证。不外在N3E这个工艺节点上，西门子EDA目前针对高密度单元库的APR处置计划和EM/IR剖析计划仍在认证过程中，不外从N4P这一节点的状况来看，取得认证也只是时间问题。 不只是最新工艺 取得了针对台积电N3E和N4P的认证后，自然是为两大工艺在移动设备、HPC、定制设计和模仿设计迁移上提供了完备的EDA计划，但同样不可忽视的还有堆叠封装技术以及特种工艺，好比3DFabric、不同节点的毫米波和sub-6G射频工艺等等。 要想完成2.5D/3D的芯片设计，特别需求与EDA/IP厂商的深度分离，这样才干加快封装/芯片的分离设计，处置散热、串行/并行IO、ESD等设计痛点。所以台积电在今年的技术论坛上提出了3Dblox的概念，用于处置复杂系统前端设计中的分区问题，好比先分红bump、via、cap和die等模组，再依据所选的台积电3D封装计划（CoWoS、InFO、SoIC）展开模组化的设计流程。 从目前的认证状况上来看，Ansys、Cadence、西门子EDA和新思都曾经取得了3Dblox这一设计计划的认证，但是在一些考证、剖析环节，这几家取得的工具认证状况有些差别。好比固然Cadence、西门子EDA和新思都曾经取得了物理考证计划的认证，但在电气考证上只需Cadence和新思两家取得了完备的认证，而且新思在EM/IR剖析上用到了Ansys的计划。 再者就是台积电16nm FFC工艺的毫米波射频认证，这一工艺代表了支持毫米波5G的RFIC和5G SoC的下一代计划。几家EDA厂商中，新思、Ansys和是德科技的毫米波射频设计流程取得了台积电的16FFC认证，Cadence的RFIC设计处置计划也取得了该认证。 写在最后 从台积电的EDA工具认证来看，国内EDA厂商在打入台积电设计生态上还有很长的路要走，数字/模仿设计全流程和晶圆厂的深化协作要两手抓。究竟Ansys走的也并非全流程道路，却依然在不少环节取得了台积电的EDA工具认证，而全流程认证走得最远的依然是Cadence和新思两家厂商。 |
名表回收网手机版
