在3月22日召开的GTC大会上，英伟达宣布与台积电、ASML、新思科技（Synopsys）协作，将加速运算技术用于芯片制造环节的计算光刻中，并推出用于计算光刻的软件库cuLitho。 01 GPU厂商跨界芯片制造 众所周知，英伟达是知名GPU与人工智能芯片厂商，在本次GTC大会上，英伟达也推出了包含H800等在内的重磅产品。不外，与发布GPU芯片这类常规操作相比，显然英伟达宣布跨界进军芯片制造更易引发业界关注。 英伟达cuLitho旨在将计算光刻提速并降低功耗，助力2纳米以及更先进制程芯片的消费。英伟达透露，cuLitho能够将计算光刻的速度进步到原来的40倍。例如英伟达H100 GPU的制造需求89块掩膜板，在CPU上运转时，处置单个掩膜板需求两周时间，而在GPU上运转cuLitho只需8小时。同时，经过GPU加速计算光刻过程，也可进一步降低能耗。 目前，台积电、ASML与Synopsys均已参与进该项技术中。
△Source：英伟达官网 英伟达表示，经过将cuLitho软件库集成至台积电的制造流程中，并分离Synopsys的EDA软件，ASML也计划将GPU支持整合到一切的计算光刻软件产品中。在几大芯片供给链巨头共同协作下，可推进半导体行业向更先进芯片制程进军，加速芯片上市时间，进步晶圆厂运转效率，以推进制造过程的大型数据中心的能源效率来改善芯片消费。 02 什么是计算光刻技术？ 上述新闻中，计算光刻被重复提及。这项技术是什么？为何对先进制程芯片消费如此重要？在回答这两个问题前，我们需求先谈摩尔定律。 摩尔定律最常被表述为半导体芯片可容纳的晶体管数量呈倍数增长，而完成晶体管数量翻倍有三个重要伎俩：增加芯片面积、减少元件尺寸以及优化器件电路设计。
△Source：英伟达官网 其中，元件尺寸减少在很大水平上是由光刻工艺和技术的展开推进的。光刻阶段，晶圆会被放入光刻机中，被裸露在深紫外光（DUV）下，光线会经过“掩模版”投射到晶圆上，光刻机的光学系统将掩模版上设计好的电路图案减少并聚焦到晶圆上的光刻胶，当光线映照到光刻胶上时，会产生化学变更，将掩模版上的图案印制到光刻胶涂层上。 这不是一项简单的工作，粒子干扰、折射和其他物理或化学缺陷都有可能在这一过程中发作，半导体厂商需求修正掩模版上的图案来优化最终的曝光图案。而当芯片越来越小，分辨率减少到纳米量级时，投影到晶圆上的图形结构会变形，因而需求用到计算光刻这种重构掩模图形的技术。 资料显现，计算光刻主要经过软件对整个光刻过程中止建模和仿真，以优化光源外形和掩膜板外形，减少光刻成像与芯片设计差距，从而使光刻效果抵达预期状态。 光刻机龙头ASML在其公众号上引见，“计算光刻将算法模型与光刻机、测试晶圆的数据相分离，从而生成一个和最终曝光图案完整不同的掩模版设计，但这正是我们想要抵达的，由于只需这样才干得到所需求的曝光图案。” 03 先进技术助力高阶制程芯片消费 正是在计算光刻等先进技术助力下，摩尔定律得以不时持续，芯片也不时变小，先进制程芯片得以不时消费。目前晶圆代工厂商曾经开端量产3纳米芯片，而在计算光刻助力下，2纳米芯片消费也将成为可能。 英伟达透露，借助cuLitho，台积电能够缩短原型周期时间，进步晶圆产量，减少芯片制造过程中的能耗，并为2纳米芯片消费做好准备。据悉台积电将于今年6月开端对cuLitho中止消费资历认证，并会在2024年对2纳米制程开端风险性试产，2025年开端量产。 2纳米不是芯片消费的终点，2022年5月，IMEC（微电子研讨中心）对外发布了1纳米以下至2埃米（A2）的半导体工艺技术和芯片设计的途径。依照规划，到2036年业界有望初步投产0.2nm工艺芯片。 芯片尺寸不时减少，计算光刻未来展开空间宽广。除此之外，持续摩尔定律，完成更小芯片消费也需求更多先进技术，好比晶体管技术方面，IMEC以为，现有的FinFET只能维持到N3（3纳米）工艺，之后的N2（2纳米）、A14（1.4纳米）将转向GAA环绕栅极、Nanosheet纳米片技术，而再往后的A10（1纳米）、A7（0.7纳米）会改用Forksheet。 全球半导体察看 奉颖娴 |
名表回收网手机版
